x86-Asm: ModR/M-Byte

[Namenloser]

Hallo,

ich programmier grad aus Interesse einen kleinen Disassembler in Delphi, auf Basis von dieser Datenbank (genauergesagt hab ich ein ziemlich hässliches Ruby-Script zusammengehackt, das den Delphi-Code generiert, aber das sieht ja zum Glück keiner :-D).

Der Disassembler funktioniert zum Teil auch schon, aber mir bereitet mal wieder das ModR/M-Byte von x86 Kopfzerbrechen. Das letzte mal hatte ich damit bei meinem Brainfuck-Compiler zu tun, aber da ging die Übersetzung in die andere Richtung und die Anzahl der Instruktionen war außerdem stark eingeschränkt. Das Disassemblieren erweist sich als deutlich problematischer...

Und zwar ist mir nicht klar, woran ich erkennen soll, ob bei einer bestimmten Instruktion die 16- oder die 32-Bit-Variante des ModR/M-Bytes zum Einsatz kommt. In der HTML-Version der Tabelle steht auch meistens nur „r/m/16/32“. Es gibt zwar noch ausführlichere Versionen der Tabelle, die näher an der XML-Quelldatei sind, aber daraus werde ich leider ebenfalls nicht schlau...

Ich finde einfach nirgends Dokumentation dazu, nach welchen Kriterien das eine oder das andere anzuwenden ist. Auch das Intel-Handbuch (zumindest das was ich gefunden habe) war leider nicht aufschlussreich...

Ich weiß, dass die Frage ziemlich speziell ist, aber vielleicht kennt sich ja jemand damit aus...

Danke im Voraus

Achja, mich interessiert nur 32Bit-x86... mit 64Bit kann mein 32Bit-Windows eh nichts anfangen... und mein Delphi auch nicht.

[Namenloser]

Also offensichtlich ist es tatsächlich so, dass immer die 32-bit-Variante verwendet wird. Genauergesagt ist anscheinend pro Code-Segment festgelegt, ob standardmäßig von 16- oder 32-Bit-OpCodes ausgegangen werden soll. Sagt zumindest Wikipedia:

Zitat:

Zitat von Wikipedia

To provide backward compatibility, segments with executable code can be marked as containing either 16-bit or 32-bit instructions. Special prefixes allow inclusion of 32-bit instructions in a 16-bit segment or vice versa.

Ich betrachte meine Frage hiermit vorläufig als beantwortet...

[Neutral General]

Hast du das Problem dann nicht theoretisch auch mit anderen Befehlen? :gruebel:

Dass man in Assembler Segmente mit (in nasm z.B.) [BITS 16] anlegen kann hätte ich dir auch sagen können :-X

[Namenloser]

Was meinst du mit „andere Befehle“? Ich hab mich doch gar nicht auf einen bestimmten eingeschränkt :gruebel:

Außerdem sind nasm und Co. gegen das, was ich hier mache, noch high level :wink:

[mentaltec]

Ha,

endlich mal ne Frage, bei der ich mein HAndbuch des unnützen Wissens auspacken kann:

die verwendete Operandensize bestimmt sich einmal aus dem CodeSegment(Default-Bit im Code Segment Descriptor), aus dem der Befehl stammt und andererseits aus dem eventuell dem Befehl vorauseilenden "Operandensizeverwurschtelungsprefix" 066h

dieser Prefix erlaubt 16bit-Zugriffe aus 32bit-Segmenten bzw. umgekehrt

einen "Adressizeverwurschtelungsprefix" gibts dann auch noch 067h
und bei 64bit-Adressing gibts dann wiederum die REX.B und REX.X Bits, die Einfluss auf die Dekodierung haben

und dann soll es noch einen 64bit Mode geben - aber das war nach meiner Zeit

am Besten [und am Kompliziertesten] ist es, Du lädst Dir direkt bei AMD oder Intel die entsprechende Doku runter imho um die 1500 Seiten :lol::lol:

http://developer.amd.com/documentati...t.aspx#manuals
http://support.amd.com/us/Processor_...594_APM_v3.pdf

mfg und viel Spass

http://www.intel.com/products/processor/manuals/