Zitat von
himitsu:
Eben nicht, denn wenn ich jetzt die ganzen Erklärungen zusammenfasse, dann wird nur sichergestellt, das der Code nicht wegoptimiert und somit ausgeführt wird, aber da die Cache nicht beeinflußt wird, wird eben nicht sichergestellt, daß der Inhalt auch aus dem
Ram raus ist.
*seufz* Doch, genau das stellt die Architektur bereits sicher. Und zwar abhängig von ebenjener über Write-Through instantan oder über Write-Back verzögert.
Wenn der Prozessor den Speicherbereich mit Nullen füllt, tut er das im Cache. Wenn jetzt jemand anderes (Prozess) gerne auf die Seite zugreifen möchte und das Passwort auslesen will, geschieht die Read-Operation ebenfalls im Cache, es sei denn die Cache-Line wurde in der Zwischenzeit aus anderen Gründen geleert (spätestens dann ist auch im
RAM der Bereich mit Nullen und nicht mit dem Klartextpasswort). Das Szenario einer rein softwaregestützten Spionage ist also abgedeckt. Hardwaregestützt könnte man mit einem weiteren Prozessor (und der DMA-Controller ist im Prinzip nichts anderes), der sich nicht den Cache teilt (also geht das nichtmal unbedingt mit allen Multi-Core-Architekturen) die gleiche Adresse aus dem
RAM auslesen. Da das auch aus anderen Gründen vollkommen legitim geschehen kann, muss ebenfalls durch die Architektur sichergestellt sein, daß auch der zweite Prozessor die Nullen sieht und nicht das Klartextpasswort. Das geschieht über Cache-Kohärenz-Protokolle, die dafür sorgen, daß alle Caches in sich stimmig sind.
Das einzige Problem, das existieren kann, ist, daß die Seite ausgelagert wurde, nachdem das Passwort in sie geschrieben wurde aber bevor der Speicherbereich wieder genullt wurde. Für diesen (je nach Anwendungsfall unwahrscheinlichen) Fall musst du für die entsprechende Seite das Paging verhindern. Ob und wie das unter Windows geht, weiß ich nicht, aber das weißt du ja anscheinend.